Skip to content

Latest commit

 

History

History
141 lines (98 loc) · 4.45 KB

README.md

File metadata and controls

141 lines (98 loc) · 4.45 KB
Raw

Logica-Programável

  • Instituto Mauá de Tecnologia - www.maua.br
  • Curso: Sistemas Eletrônicos Embarcados
  • Aula : Desenvolvimento de Aplicações usando Lógica Programáveis com FPGAs
  • Professor : Rafael Corsi - [email protected]
  • Encontros : Segundas 19h - 7h00
  • Sala : J309

Licença : GNU General Public License v2.0

Descrição do Curso

Fornecer noções de desenvolvimento de aplicações lógicas em ambiente FPGA voltada para ambiente Xilinx.

Kits de desenvolvimento e Softwares

  • A placa a ser utilizada no curso é a Nexys 4 : que possui uma FPGA Artix-7

  • FPGA : xc7a100tcsg324-1

  • O SW para desenvolvimento (EDA) é o Xilinx Vivado que possui uma versão gratuita chamada de WebPACK.

Bibliografia

  • (2012) Vhdl - Descrição e Síntese de Circuitos Digitais - 2ª Ed. - Roberto D´amore
  • (2006) RTL Hardware Design Using VHDL Coding for Efficiency, Portability, and Scalability
  • (2004) The Design Warriors Guide to FPGAs
  • (2005) Rapid System Prototyping with FPGAs Accelerating the Design Process

Links úteis

Projetos/ Trabalhos

Devem criar uma conta no github: www.github.com, essa será a forma de envio dos trabalhos. Segue alguns tutoriais sobre git para quem não tem afinidade com a ferramenta:

Assim que tiverem uma conta no github atualizem a seguinte tabela no gdocs para que eu tenha acesso:

Aula 1 - 01/10

Pesquisa tópicos relacionados a FPGA

Aula 2 - 08/10

Problemas

Terminar os problemas (05-VHDL-Concorrente-Problemas.pdf) inicializados em sala que abordam:

  • Criar uma entidade
  • trabalhar com lógicas booleanas
  • tipos de dados e conversões
  • lógica concorrente

Os arquivos fontes gerados durante essas atividades deverão ser salvos em um repositório no github, o caminho para o repositório deve ser informado na tabela :

Aula 3 - 13/10

Problemas

Desenvolver os problemas propostos em (07-06-VHDL-Sequencial-Problemas) que abordam:

  • lógica sequêncial
  • contador

Aula 4 - 15/10

Projeto 01 - Displays de 7 segementos

Projetar uma lógica digital capaz de acionar "simultâneamente" os oito displays de sete segmentos da placa de desenvolvimento Nexys4, mostrando em cada display um valor diferente. Esse projeto faz parte da composição da nota.

  • entrega dia 22/10

Esboço do curso

Aula 1 - 2/10

  • conhecimento da topologia interna da FPGA
  • discernimento das diferenças entre Dispositivos Lógicos Programáveis e Microcontroladores
  • aplicações potências para uso de FPGA
  • linguagens de descrição de hardware (Vhdl/ Verilog);
  • workflow FPGA;
  • apresentação do kit de desenvolvimento
  • demonstração do workflow (com gravação na FPGA)

Aula 2 - 8/10

  • introdução VHDL - Logica combinacional (paralelo);
  • tipos de dados (ieee) e conversões;
  • sinais e constantes

##Aula 3 - 13/10

  • lógica sequencial;
  • estado $t^{+}$
  • variáveis
  • lógica síncrona

Aula 4 - 15/10

  • projeto 01 - Displays de 7 segmentos

Aula 5 - 22/10

  • mapeamento de entidades
  • top level
  • simulação - testbench
  • memorias
  • RAM
  • ROM (inicialização)
  • IP Core

Aula 6 - 05/11

  • state machine
  • funções e procedures
  • constrains
  • time analyses

Aula 7 - 12/11

  • Soft Processor - MicroBrazer

Licença

This program is free software: you can redistribute it and/or modify it under the terms of the GNU General Public License as published by the Free Software Foundation, either version 3 of the License, or (at your option) any later version.

This program is distributed in the hope that it will be useful,
but WITHOUT ANY WARRANTY; without even the implied warranty of
MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
GNU General Public License for more details.

You should have received a copy of the GNU General Public License
along with this program.  If not, see <http://www.gnu.org/licenses/>.