Skip to content

btkhan/Git_NumeralSys_LAB

 
 

Folders and files

NameName
Last commit message
Last commit date

Latest commit

 

History

21 Commits
 
 
 
 
 
 
 
 
 
 
 
 
 
 

Repository files navigation

定点小数实验代码

本目录下包括 使用C 和 Verilog 的定点小数实验代码

C 程序使用VS2012 工具进行编译运行

Verilog 代码 使用ModelSim进行仿真验证

实验作业

  1. 使用C语言, 输入数据格式为16比特的short类型, 定点字长配置为SI1F15,验证定点加法和乘法计算
  2. 使用Verilog语言, 输入数据为10比特,定点字长配置为SI1F9,验证定点加法和乘法计算

教程页面

请使用微信扫描以下二维码访问教程 “计算机中的记数制系统及实验”

微信二维码

About

Numeral System LAB

Resources

License

Stars

Watchers

Forks

Releases

No releases published

Packages

No packages published

Languages

  • Verilog 61.4%
  • C 35.4%
  • Stata 3.2%